Biblioteke napisane u VHDLu
upduino-projects
Razni VHDL projekti na kojima sam radio za Upduino v2.0 i v3.0.
- 6
- GNU General Public License v3.0 only
hVHDL_fpga_interconnect
sabirnica za međusobno povezivanje napisana u VHDL-u za pristup podacima u FPGA modulima.
- 5
- MIT
hVHDL_gigabit_ethernet
VHDL biblioteka za minimalni gigabitni ethernet koji se može sintetizirati s RGMII sučeljem, minimalni ethernet, parseri zaglavlja ip i udp..
- 4
- MIT
minitel2.0
Izrada moderne računalne jedinice od starog minitela za domotičke aplikacije.
- 4
- GNU General Public License v3.0 only
Xilinx-DPUV3.0-Vivado-Proj
Integracija procesorske jedinice za duboko učenje (DPU IP) s jedinicom za obradu aplikacija (APU) pomoću (Zynq-7000 PS) u Xilinx Vivado Design Suite.
- 2
VHDL_real_time_simulation
Jednostavan projekt za post na blogu s sintetizirajućim modelima pretvarača dolara.
- 0
- MIT
MultiCPU_Microprocessor
Ovo je bio konačni projekt za arhitekturu računala CS-401. Mikroprocesor je izgrađen koristeći VHDL u Xilinx Vivado. Moja grupa je odlučila napraviti nešto slično GPU-u koji bi mogao raditi mnogo jednostavnih izračuna istovremeno.
- 0
MaquinaDeVendas
Projeto presentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, kampus Apucarana..
- 0