Biblioteke napisane u Verilogu
axis_udp
Ovo spremište sadrži jednostavnu implementaciju UDP/IP stoga sa 64-bitnim AXI-Stream sučeljem. ICMP i ARP zahtjevi su djelomično podržani. Projekt je testiran na Xilinx FPGA seriji 7 s 10G Ethernet MAC IP-jezgrom.
- 12
- MIT
gowin_flipflop_drainer
Testni slučaj za testiranje otpornosti na stres Tang Nano 4K i 9K i Primer 20K (Gowin FPGA).
- 11
ULX3S_FPGA_Camera_Streaming
Verilog dizajn datoteke i Icestudio datoteka za strujanje OV7670 kamere pomoću ULX3S FPGA ploče.
- 10
- MIT
FPGA_Asynchronous_FIFO
FIFO implementacija s različitim taktnim domenama za čitanje i pisanje..
- 9
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Verilog projektne datoteke i Icestudio datoteka za Sobel Edge Detection s OV7670 kamerom koja koristi ULX3S FPGA ploču.
- 8
- MIT
dbus_ti_link_uart_verilog
Implementacija Verilog dbus (TI transfer bus) i most na UART. Veza visokih performansi s TI kalkulatorima kao što je TI-89..
- 8
- MIT
USBKeyboard
Izravno sučelje s USB-om i Verilogom s kontrolom LED dioda za napajanje i pretvorbom u PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA implementacija slike statičkog podešavanja koju sam gledao na TV-u kao dijete..
- 6
clash-pong
Pong u Haskell / Clash, radi kao softver koristeći SDL i kao hardver koji cilja FPGA.
- 6
- MIT