Biblioteke napisane u Verilogu

picorv32

PicoRV32 - RISC-V CPU optimiziran za veličinu.
  • 2.5k
  • ISC

darkriscv

opensouce RISC-V CPU jezgra implementirana u Verilog od nule u jednoj noći!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Verilog Ethernet komponente za implementaciju FPGA.
  • 1.6k
  • MIT

corundum

Otvoreni kod FPGA NIC i platforma za računalstvo unutar mreže.
  • 1.2k
  • GNU General Public License v3.0

hdl

HDL knjižnice i projekti.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Mala, lagana, RISC CPU meka jezgra.
  • 1.1k

serv

SERV - SErial RISC-V CPU.
  • 1.1k
  • ISC

verilog-axi

Verilog AXI komponente za implementaciju FPGA.
  • 992
  • MIT

oh

Verilog biblioteka za ASIC i FPGA dizajnere (autor aolofsson).
  • 971
  • MIT

OpenROAD

Objedinjena aplikacija OpenROAD-a koja implementira RTL-to-GDS protok. Dokumentacija na https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 jezgra.
  • 844
  • Apache License 2.0

uhd

Repozitorij upravljačkih programa za hardver USRP™.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU jezgra (RV32IM) (od ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Verilog PCI express komponente.
  • 713
  • MIT

open-fpga-verilog-tutorial

Naučite kako dizajnirati digitalne sustave i sintetizirati ih u FPGA koristeći samo alate otvorenog koda.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Ekosustav otvorenog koda za otvorene FPGA ploče.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

FPGA IP generator otvorenog koda (autor lnis-uofu).
  • 607
  • MIT

biriscv

32-bitni Superskalarni RISC-V CPU.
  • 598
  • Apache License 2.0

microwatt

Mali Open POWER ISA softcore napisan u VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Datoteke izvora i dokumentacije za projekt industrijske kamere USB C, ovo spremište sadrži PCB ploče, FPGA, kameru i USB zajedno s izvorom firmvera FPGA i USB kontrolera.
  • 553

riscv_vhdl

Implementacija prijenosnog RISC-V sustava na čipu: RTL, program za ispravljanje pogrešaka i simulatori.
  • 519
  • Apache License 2.0

riscv-formal

RISC-V Okvir za formalnu provjeru.
  • 489
  • ISC

OpenTimer

Visokoučinkoviti alat za analizu vremena za VLSI sustave.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! RISC-V CPU (iz MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Želite brži ML procesor? Uradi sam! -- Okvir za igranje s prilagođenim operativnim kodovima za ubrzavanje TensorFlow Lite za mikrokontrolere (TFLM)...... Mrežni vodič: https://google.github.io/CFU-Playground/ Za referentne dokumente pogledajte poveznicu u nastavku..
  • 393
  • Apache License 2.0

litepcie

Mali otisak i konfigurabilna PCIe jezgra.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: standardna biblioteka predložaka za SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Autobusni mostovi i druge prepreke.
  • 368

convolution_network_on_FPGA

CNN ubrzanje na virtex-7 FPGA s verilog HDL.
  • 345