Biblioteke napisane u Verilogu
darkriscv
opensouce RISC-V CPU jezgra implementirana u Verilog od nule u jednoj noći!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Otvoreni kod FPGA NIC i platforma za računalstvo unutar mreže.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Objedinjena aplikacija OpenROAD-a koja implementira RTL-to-GDS protok. Dokumentacija na https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Naučite kako dizajnirati digitalne sustave i sintetizirati ih u FPGA koristeći samo alate otvorenog koda.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Ekosustav otvorenog koda za otvorene FPGA ploče.
- 650
- GNU General Public License v3.0 only
USB_C_Industrial_Camera_FPGA_USB3
Datoteke izvora i dokumentacije za projekt industrijske kamere USB C, ovo spremište sadrži PCB ploče, FPGA, kameru i USB zajedno s izvorom firmvera FPGA i USB kontrolera.
- 553
riscv_vhdl
Implementacija prijenosnog RISC-V sustava na čipu: RTL, program za ispravljanje pogrešaka i simulatori.
- 519
- Apache License 2.0
OpenTimer
Visokoučinkoviti alat za analizu vremena za VLSI sustave.
- 437
- GNU General Public License v3.0
CFU-Playground
Želite brži ML procesor? Uradi sam! -- Okvir za igranje s prilagođenim operativnim kodovima za ubrzavanje TensorFlow Lite za mikrokontrolere (TFLM)...... Mrežni vodič: https://google.github.io/CFU-Playground/ Za referentne dokumente pogledajte poveznicu u nastavku..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: standardna biblioteka predložaka za SystemVerilog.
- 369
- GNU General Public License v3.0