Biblioteke napisane u SystemVerilog u

opentitan

OpenTitan: silicijski korijen povjerenja otvorenog koda.
  • 1.9k
  • Apache License 2.0

cva6

CORE-V CVA6 je 6-stupanjski RISC-V CPU klase aplikacija koji može pokrenuti Linux.
  • 1.8k
  • GNU General Public License v3.0

ibex

Ibex je mala 32-bitna RISC-V CPU jezgra, ranije poznata kao zero-riscy.
  • 1.0k
  • Apache License 2.0

MinecraftHDL

Verilogov tok sinteze za Minecraft redstone krugove.
  • 987

hdmi

Pošalji video/audio preko HDMI-ja na FPGA.
  • 886
  • GNU General Public License v3.0

rsd

RSD: RISC-V superskalarni procesor izvan reda.
  • 802
  • Apache License 2.0

swerv_eh1

Imenik Western Digitalovih RISC-V SweRV jezgri.
  • 784
  • Apache License 2.0

cv32e40p

CV32E40P je 4-stupanjski RISC-V RV32IMFCXpulp CPU temeljen na RI5CY iz PULP-platforme.
  • 739
  • GNU General Public License v3.0

axi

AXI SystemVerilog IP moduli koji se mogu sintetizirati i infrastruktura provjere za visokoučinkovitu komunikaciju na čipu.
  • 737
  • GNU General Public License v3.0

Cores-VeeR-EH1

Jezgra VeeR EH1.
  • 704
  • Apache License 2.0

scr1

SCR1 je visokokvalitetna RISC-V MCU jezgra otvorenog koda u Verilogu.
  • 672
  • GNU General Public License v3.0

lowrisc-chip

Korijenski repo za lowRISC projekt i demonstracije FPGA..
  • 554
  • GNU General Public License v3.0

pcileech-fpga

FPGA moduli koji se koriste zajedno sa softverom za napad PCILeech Direct Memory Access (DMA).
  • 426

projf-explore

Projekt F oživljava FPGA s uzbudljivim dizajnom otvorenog koda na kojem možete graditi.
  • 423
  • MIT

black-parrot

Višejezgreni RISC-V sposoban za Linux za cijeli svijet.
  • 423
  • BSD 3-clause "New" or "Revised"

VeriGPU

OpenSource GPU, u Verilogu, labavo temeljen na RISC-V ISA.
  • 389
  • MIT

pulpissimo

Ovo je projekt najviše razine za PULPissimo platformu. Instancira PULPissimo sustav otvorenog koda s PULP SoC domenom, ali bez klastera.
  • 305
  • GNU General Public License v3.0

cvfpu

Parametarska jedinica s pomičnim zarezom s podrškom za standardne RISC-V formate i operacije, kao i formate transprecizije.
  • 288
  • Apache License 2.0

snitch

Mršav, ali zloban RISC-V sustav! (putem pulp-platforme).
  • 203
  • Apache License 2.0

Cores-VeeR-EL2

Jezgra VeeR EL2.
  • 182
  • Apache License 2.0

Coyote

Okvir koji pruža apstrakcije operativnog sustava i niz zajedničkih mrežnih (RDMA, TCP/IP) i memorijskih usluga uobičajenim modernim heterogenim platformama. (od strane fpgasystems).
  • 124
  • MIT

eurorack-pmod

Hardver i gateware za početak u audio sintezi temeljenoj na FPGA s alatima otvorenog koda..
  • 113
  • GNU General Public License v3.0

riscv-simple-sv

Jednostavna RISC V jezgra za podučavanje.
  • 110
  • BSD 3-clause "New" or "Revised"

ravenoc

RaveNoC je konfigurabilni HDL NoC (Network-On-Chip) prikladan za MPSoC i različite MP aplikacije.
  • 95
  • MIT

wav-lpddr-hw

Wavious DDR (WDDR) Fizičko sučelje (PHY) Hardver.
  • 79
  • Apache License 2.0

fpga-tamagotchi

Tamagotchi P1 za Analogue Pocket i MiSTer.
  • 73
  • MIT

analogue-pocket-utils

Zbirka IP-a i informacija o tome kako se razvijati za openFPGA i Analogue Pocket.
  • 71
  • MIT

BrianHG-DDR3-Controller

DDR3 kontroler v1.60, 16 priključaka za čitanje/pisanje, konfigurabilne širine, prioritet, veličina automatskog pražnjenja i predmemorija na svakom priključku. VGA/HDMI videokontroler s više prozora i alfa-pomiješanim slojevima. Dokumenti i TB-ovi uključeni..
  • 50

davos

Distribuirani akcelerator OS.
  • 49

S32X_MiSTer

Implementacija Sega 32X za MiSTer.
  • 44